高电平和低电平输入的区别,TTL高电平低电平电压值

题图来自Unsplash，基于CC0协议

导读

在数字电路的世界里，高电平和低电平是构建逻辑运算的基石。它们并非指特定的、唯一的电压值，而是代表两种截然不同的状态：有效与无效，真与假，1与0。

首先，我们需要明确它们的定义。高电平通常指逻辑“1”或“真”状态，在电路中对较高的电压值；而低电平则指逻辑“0”或“假”状态，对应较低的电压值。但“高”与“低”是相对的，其具体电压范围取决于所采用的电路标准。

不同的逻辑家族对电压范围的定义差异巨大，其中最常见的是TTL和CMOS标准。

TTL（晶体管-晶体管逻辑）电平 TTL是一种较早的逻辑标准，其供电电压通常为5V。在TTL标准中，高电平和低电平的电压阈值非常明确：

• 高电平：输入电压需大于2.0V（下限阈值）；输出电压通常大于2.4V（保证输出高电平）。
• 低电平：输入电压需小于0.8V（上限阈值）；输出电压通常小于0.4V（保证输出低电平）。

值得注意的是，在TTL中，0.8V到2.0V之间是一个“不确定区域”（或称为“灰色地带”），实际电路应避免工作在此范围内，因为这会导致逻辑状态混乱。

CMOS（互补金属氧化物半导体）电平 CMOS比TTL更先进，功耗更低，且其阈值定义更靠近其供电电压（VCC）和地（GND）的两端。CMOS的阈值与供电电压相关，通常为：

• 高电平：输入电压需大于0.7 × VCC（常见标准，如5V供电时需大于3.5V）；输出电压接近VCC（约4.95V以上）。
• 低电平：输入电压需小于0.3 × VCC（5V供电时需小于1.5V）；输出电压接近GND（约0.05V以下）。

CMOS的不确定区域比TTL窄，且由于其输入阻抗极高，对电压的识别更精确，因此抗干扰能力更强。例如，在3.3V的CMOS系统中，高电平阈值约为2.31V，低电平阈值约为0.99V。

核心区别：不是“电压”的绝对值，而是“逻辑有效性”

除了上述电压数值的差异，高、低电平还有一个更关键的功能性区别：高电平有效与低电平有效。

这涉及电路设计中信号如何被解释。许多逻辑芯片的引脚（如复位端、使能端）会标明其有效电平。

• 高电平有效（Active High）：当信号为高电平时，代表该功能被触发或激活。例如，一个名为“RESET”的引脚，若标注为高电平有效，则将其拉至高电平（如3.3V或5V）时，芯片执行复位操作；引脚处于低电平时，则处于非复位状态。
• 低电平有效（Active Low）：这是一种极其常见的设计，通常用符号上的“上划线”或输入输出引脚名称后的“#”或“/”表示，如“/RESET”或“RESET_N”。当信号为低电平时，功能被触发。此时，该引脚在常态下通常被上拉电阻保持在高电平，只有当需要触发动作时，才会被拉低到地（0V）。

这种区别的意义在于：低电平有效具有“默认安全”特性。如果系统刚上电或线路出现断路（开路），通常信号会因上拉电阻保持在高电平，从而不会误触发动作。相反，高电平有效在驱动时，如果线路出现断路，信号可能变成低电平而导致预期动作无法执行。

总结

判断一个信号是不是高电平，不能只看电压数值，必须对照它所属的电路标准。TTL的2.4V可能算高电平，但在5V的CMOS系统中，这只是一个“不确定”的中间态。而从逻辑功能上看，高电平有效和低电平有效是两种截然不同的控制哲学：高电平要求主动“写入”能量来激活，低电平则通过“泄放”能量来激活。理解这两层区别——绝对电压阈值与相对逻辑有效性——才能真正掌握数字电路信号的本质。