高电平输出和低电平输出区别,数字电路中高电平和低电平逻辑区别

题图来自Unsplash，基于CC0协议

导读

高电平输出和低电平输出是数字电路设计中非常基础但至关重要的概念。它们定义了数字电路中信号的两种基本状态，进而影响着所有逻辑门的工作行为和系统的整体性能。

首先，从定义和电压范围来看，高电平输出和低电平输出指的是逻辑门或电路输出端口所能达到的两种典型状态对应的电压级别。这并不直接等同于电源电压或地电位，而是逻辑状态的体现。具体电压范围并非固定，它依赖于所采用的逻辑电平标准。

• 高电平输出： 通常表示逻辑状态“1”。其电压一般被设计的接近或不低于某一阈值，例如在TTL系统中，通常大于2.0V（标准IO TTL输入）或1.8V（LVTTL输入高电平），才能被下游逻辑识别为逻辑高。但输出端的高电平本身，根据器件特性，可能会稍微低于电源电压VCC。输出高电平的幅度也决定了前级电路驱动该信号的能力或“扇出”能力。
• 低电平输出： 通常表示逻辑状态“0”。其电压一般需要被设计的接近或不高于某一阈值，例如在TTL系统中，对于标准IO TTL，输入端通常接受0V到0.8V为低电平。输出端输出的低电平通常很接近地电位（GND），但理论上可能不会精确到0V，以避免短路风险。输出低电平的状态同样影响着扇出能力。

在数字电路中，高电平和低电平不仅仅是一种电压状态，它们代表了1和0两种逻辑值。逻辑门（如反相器、与门、或门、与非门、或非门等）在操作时，依据其设计，会在输入为特定逻辑电平组合时，产生预期的逻辑输出，这输出是高电平（逻辑1）或低电平（逻辑0）。例如：

• 反相器： 如果输入是低电平，输出就是高电平，且输出电平幅度应显著低于输入电平幅度，实现从0到1的反转。
• 与门： 当所有输入均为高电平时，输出为高电平；无论何时输入有一个是低电平，输出都应该是低电平。输出低电平时，其电压通常很低，非常接近地电位。
• 三态输出门/总线： 除了产生高电平或低电平信号外，有些逻辑门还有高阻抗状态，可用于实现总线共享或使能控制。当有效信号（使能）激活时，才输出高或低电平；未激活时输出高阻。

不同类型的逻辑门对高电平和低电平的输出表现，存在着区别：

1. 输出结构不同：

   • 推拉输出（Push-Pull Driver）： 这是许多通用CMOS、LVTTL等逻辑门采用的输出结构。它包含一个N沟道晶体管和一个P沟道晶体管，能将输出同时拉向VCC（形成高电平）和拉向GND（形成低电平）。这种结构决定了它的输出高电平不等于VCC，输出低电平不等于GND，有确定的输出高低压阈值范围。其主要缺点是试图驱动高扇出的负载时，输出电压摆幅会减小。
   • 开漏输出（Open-Drain）： 通常用于CMOS电路中的开漏输出门或接口电路。它只有拉低的能力（或灌电流的能力），没有上拉的驱动能力。N沟道晶体管可以驱动低，但P沟道缺失或外部提供上拉。因此，它输出低电平是强力的，但输出高电平则需要外部的上拉电阻，且输出高电平时电流驱动能力很弱。开漏输出不能在内部实现反相或不反相，因为它无法主动上拉到电源。优点是：可以无竞争地连接多个输出到总线上（每个输出需要上拉），具有更高的抗干扰能力和兼容性。

2. 扇出能力：

   • 具有推拉输出的门，其驱动能力（扇出负载能力）由其输出低电平时的最大灌电流（ sinking current ）和输出高电平时的最大源电流（ sourcing current ）决定。高电平输出时，它可以驱动比低电平输出时更多的负载（但电压会有所下降），但低输出电平性能可能劣化。
   • 开漏输出结构的驱动能力仅由其最大灌电流决定，输出高电平时几乎没有电流驱动能力，因此扇出能力远小于具有推拉输出的门。需要外部上拉来增强高电平输出能力。

3. 输出电压摆幅：

   • 对于推拉输出，输出高低电平都有固定的电压范围，不太容易生成浮动或不确定电压。在高扇出下，低电平电压会下降，高电平电压会上升。
   • 开漏输出的低电平输出电压非常接近GND，高电平输出电压则由外部的上拉负载决定（通常接近输入端阈值电压）。

4. 匹配问题：

   • 输出与输入的电平标准需要匹配，但也存在混合标准的问题。例如，一个输出推拉CMOS的电路，如果连接到一个逻辑电平要求不同的输入端（如电压范围不同的系统），或者输出是推拉但输入是开漏，则都可能引发信号误解或使能信号误读。

比较TTL和CMOS这两种非常常见的逻辑电平标准，它们在高低电平的定义和实现上确实有显著差异：

• 定义上的差异（标准IO）：

  • TTL： 标准输入下，输入为低电平的范围是 0V 到 0.2V，输入为高电平的范围是 2.0V 到 VCC（通常是+5V）。符合输入标准的高电平输出范围通常期望在 2.4V 到 5V 之间，低电平输出范围接近 0.4V 到 0V。输入电压的阈值具有明确的“扇形”特性。
  • CMOS (标准74HC/HCT系列)： 输入为低电平的电压范围是 0V 到约 1.34V（对于 +5V VCC），输入为高电平的电压范围是约 3.66V 到 5V。高、低电平输入阈值一般设定在 VCC / 2 附近，形成三角形传输特性，抗干扰余量相对较好。符合其输入标准的高电平输出范围可以达到 4.4V 到 5V，低电平输出可以降至 0.4V 左右。CMOS需要比较宽输入电压范围才能被识别为逻辑1或0。

• 输入/输出电压差异：

  • 从上面可以看出，在TTL中，对于标准+5V，低电平输出通常不会太低（如 0.4V），高电平也不太高（小于5V）。在CMOS 74HCT兼容TTL系列（如74HCT00）中，设计规则更倾向于输入/输出阈值与TTL相当，输出幅度可以达到标准TTL。但标准CMOS 74HC系列则输出低电平可以低至0.4V，高电平可高达4.4V。
  • 因此，很多74HC系列器件被用作CMOS与电平转换，因为它们输出低电平有效低，而且拥有更宽的工作电压（如2V-6V）和更好的抗静电能力。
    • 74LVC/LVT系列（低压系列）则有其自己的输入/输出电平定义，通常也兼容标准CMOS和TTL的输入，但输出高低电平电压会根据不同的标准缩放，以适配不同的地电压系统。

• 高输出、低输出的逻辑状态与实际电压：

  • 两种逻辑都非常注重逻辑状态的明确性。逻辑低输入/输出，其电压应该不异于给定高电平阈值，且绝不高于一定的输入阈值。

• 抗干扰与转换的问题：

  • CMOS输入端由于其宽输入范围和更高的直流抗干扰余量，在噪声环境或混合接口中可能更具韧性。
  • TTL输出信号的幅度是设定的，但抗瞬变能力可能不如CMOS。在高速系统中，TTL的边沿时间通常比CMOS慢。
  • 不同逻辑电平标准之间（如5V TTL和3.3V CMOS）混合使用时，直接连接可能引发大量问题，通常需要使用电平转换器件或电路来将信号从高高低低”转换到另一个系列能识别的级别。

总之，高电平和低电平的状态是数字逻辑的基础，它们的实现和定义依赖于不同的逻辑标准。理解这些标准之间的细微差别对于正确设计、连接和维护数字系统至关重要。无论是设计还是排障，这种基础知识都是必不可少的。